Cadence培训

课程大纲

Module 1：IBIS模型

认识IBIS模型

IBIS模型数据构建的基础：典型Buffer结构

数据曲线是如何表示IO的行为特征的

IBIS中的其他重要参数

Module 2：前仿真

IBIS模型的预处理

IBIS模型转换

设置模型库路径

练习1

一个简单的反射仿真步骤

练习2

三个关键标签页的使用

修改元件参数

仿真设置项的含义 

练习3

参数扫描仿真

练习4

仿什么、怎么仿

端接评估示例

练习5

拓扑评估示例

练习6

串扰仿真

练习7

Module 3：使用CAD Translators转换PCB 

转换步骤

参数设置

练习8

Module 4：使用Speed2000 仿真

理想电地平面假设下的信号仿真

练习9

非理想电地平面情况下信号仿真

练习10

同步开关噪声SSN仿真分析

练习11

SI Metric工具的使用

练习12

Impedence/Coupling分析

练习13

Module 5：使用PowerSI 仿真

PDN阻抗仿真

练习14

噪声分析优化电容放置的位置

练习15

提取S参数

练习16

Module 6：使用PowerDC 仿真IR Drop

仿真步骤

仿真注意事项

练习17

Module 7：DDR总线接口仿真

提取互连参数

建立互连

使用VRM

仿真设置

使用仿真报告

练习18    

老师介绍

于争 博士 著名实战型信号完整性设计专家 多年大型企业工作经历，目前专注于为企业提供信号完整性设计咨询服务，现为北京中鼎畅讯科技有限公司总经理，首席咨询师。拥有《信号完整性揭秘--于博士SI设计手记》 《Cadence SPB15.7 工程实例入门》等多本学术及工程技术专著。录制的《Cadence SPB15.7 快速入门视频教程（60集）》深受硬件工程师欢迎。 近15年的高速电路设计经验，专注于高速电路信号完整性系统化设计，多年来设计的电路板最高达到28层，信号速率超过12Gbps，单板内单电压轨道电流最大达到70安培，电路板类型包括业务板卡、大型背板、测试夹具、工装测试板等等，在多个大型项目中对技术方案和技术手段进行把关决策，在高速电路信号完整性设计方面积累了丰富的经验。 曾主讲数十场信号完整性设计、信号完整性仿真等课程。曾为HP，Rothenberger，Micron，东芝，Amphenol，Silan，Siemens，联想，中兴，浪潮，方正，海信，中电38所，中电36所，京东方，中航613所，北京微视，上海国核自仪，航天2院25所，中科院微电子所，上海先锋商泰，无锡云动，厦门飞华环保等多家企业及科研院所提供咨询及培训服务。